# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-036578

(43)Date of publication of application: 10.02.1994

(51)Int.CI.

G11C 16/06

G06F 12/04

(21) Application number: **04-209800** 


(71)Applicant : SONY CORP

(22) Date of filing:

14.07.1992

(72)Inventor: OTANI SHINGO

# **(54) EEPROM**



## (57) Abstract:

PURPOSE: To shorten a write time by providing plural serial registers for writing data in a memory array.

CONSTITUTION: After data is inputted to a serial input/output register 2, t data is inputted to the serial input/output register 4 while data write is performed from the register 2 to the memory array 6, and thereafter, while th data is read out from the array 6 to the register 2 for verify, the data is writte in the array 6 from the register 4. Then, the write time in the array 6 is shortened, and the write and the read of the data are performed simultaneously.

Copyright (C); 1998,2000 Japan Patent Office

### \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely
- 2.\*\*\*\* shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

### **DETAILED DESCRIPTION**

10

5

### [0001]

[Industrial Application] this invention relates to serial input/output type EEPROM (Electrically Erasable and Programmable Read Only Memory).

15

# [0002]

[Description of the Prior Art] It has one serial register (namely, shift register) of the I/O combination for t conventional serial input/output type EEPROM chip, i.e., a NAND type chip, performing the writing and read-out of data to a memory array, for example, for the length of a serial register, the line count of 512

- bytes and a memory array is [ 1024 and chip capacity ] 4M bits (512kB). about 50microS In the case of such a chip, need the time of the order of 100nS(s) for carrying out the serial input of 1 byte of data, and need for inputting 512 bytes of data into a serial register.
  - [0003] Moreover, the write-in time of EEPROM is about 40microS need in the NAND type conventional example which is generally the order of 10microS and was mentioned above in the NOR type. 10microS
- Although read-out for verification following writing is about [6micro] S in a NOR type, need it in the NAND type conventional example mentioned above. Therefore, in the conventional serial input/output ty EEPROM, about 50micro becomes this thing to writing and verification read-out of data.

[0004]

- [Problem(s) to be Solved by the Invention] <u>Drawing 7</u> shows the time sequence of the conventional operation of serial input/output mold EEPR0M. As mentioned above, since only one is equipped with the serial register, while having inputted data into the serial register by the host side, the writing and verification operation of data are not performed within EEPROM. Therefore, after a host side requires the time of about 50microS and inputs data into a serial register, it must wait for it mostly for this time, writin and verification read-out, and it needs a long time for the writing to a memory array, as shown in <u>drawing</u>
  - [0005] Moreover, after performing data read-out for verifying writing, when the error was discovered, again, data had to be reinputted into the serial register, it wrote in and there was a problem which consists of writing to a data input and an array and verification that a cycle part pan took time.
- [0006] this invention is made in view of such a situation, and aims at offering EEPROM which can shorte the write-in time to a memory array.

### [0007]

[Means for Solving the Problem] EEPROM according to claim 1 is characterized by having two or more serial registers (for example, serial registers 2 and 4 of the example of <u>drawing 1</u>) for writing in the data

a memory array.

- [0008] EEPROM according to claim 2 is characterized by having two or more (for example, serial registe 2 and 4 of the example of <u>drawing 1</u>) serial registers for performing the writing of data to a memory arra and the both sides of read-out.
- [0009] EEPROM according to claim 3 is characterized by having separately a serial register for writing fo writing data in a memory array (for example, serial input register 12 of the example of <u>drawing 3</u>), and a serial register for read-out for reading data from a memory array (for example, serial output register 22 of an example).
- [0010] The 1st register holding the data which should write EEPROM according to claim 4 in a memory array (for example, 1st I / O register 51 of the example of <u>drawing 5</u>), The 2nd register holding the data read from the memory array (for example, the 2nd register 52 of the example of <u>drawing 5</u>), It is characterized by having the package verification circuit (for example, the exclusive OR gate EX1 or EXn and the OR gate 53 of an example of <u>drawing 5</u>) which detects the write-in error of one of bits from the output of the 1st and 2nd registers.
- 15 [0011] EEPROM according to claim 5 is equipped with two or more (for example, serial registers 2 and 4 of the example of <u>drawing 1</u>) serial registers for writing in the data to a memory array, and is characterize by opting for the assignment of a write-in field to the memory array corresponding to each serial register.

[0012]

- [Function] In EEPROM of the composition of a claim 1, after data are inputted into the serial register of [ 1st ] two or more serial registers, while writing data in the memory array from the 1st serial register, it becomes possible to input data into the serial register of [ 2nd ] two or more serial registers. Therefore, the write-in time to a memory array can be shortened.
- [0013] After data were inputted into the serial register of [1st] two or more serial registers in EEPROM the composition of a claim 2, While writing data in the memory array from the 1st serial register While da were inputted by the serial register of [2nd] two or more serial registers and having read data from the memory array to the 1st serial register for after that, for example, verification, data can be written in a memory array from the 2nd serial register. Therefore, while being able to shorten the write-in time to a memory array, it can carry out simultaneous [of writing and read-out of data].
- [0014] In EEPROM of the composition of a claim 3, it is inputted into the serial register for writing at dat Even if data are read to the serial register for memory array shell read-out for verification and an error is detected after data are written in a memory array from here for example Since data are held at the serial register for writing, it is not necessary to input data into the serial register for writing again, and since the re-writing of data can be performed, time required for re-writing when a write-in error arises can be shortened immediately.
  - [0015] In EEPROM of the composition of a claim 4, the data which the 1st register should write in a memory array are held, the 2nd register holds the data read from the memory array, and a package verification circuit detects the write-in error of one of bits from the output of the 1st and 2nd registers. Therefore, since a write-in error can be discovered in an instant, re-writing can be performed immediately [0016] In EEPROM of the composition of a claim 6, the data inputted into two compositions are
- [0016] In EEPROM of the composition of a claim 5, the data inputted into two or more serial registers are written in the field to which the memory array was assigned, respectively. Therefore, since write-in processing to two or more fields of a memory array can be performed in parallel, write-in time can be shortened.
- [0017] [Example] <u>Drawing 1</u> shows the composition of one example of EEPROM of this invention. In this

example, two serial I / O registers 2 and 4 are formed. These serial I / O registers 2 and 4 are for performi the writing of data to the memory array 6 which comes to arrange many memory cells in the shape of a matrix, and the both sides of read-out, respectively. If it finishes inputting the data for the length into seri I / O register 2, a host will write in the control register of EEPROM and will input a command. Thereby, data are written in the memory array 6 from serial I / O register 2.

5

- [0018] It opts for the assignment of a write-in field to the memory array 6 corresponding to each serial I / registers 2 and 4. That is, the data inputted into serial I / O register 2 are written in odd lines of the memo array 6, and it opts for assignment of the write-in field of the memory array 6 so that the data inputted into serial I / O register 4 may be written in even lines of the memory array 6.
- 10 [0019] <u>Drawing 2</u> shows the time sequence of the example of 1 operation of the example of <u>drawing 1</u>. Hereafter, operation of the example of <u>drawing 1</u> is explained with reference to <u>drawing 2</u>. After data we inputted into serial I / O register 2 (for example, A1), Are writing data in the memory array 6 from serial O register 2. In between, data are inputted by serial I / O register 4. (For example, B1) While data are read from the memory array 6 to serial I / O register 2 (A2 [ for example, ]) and after that for verification (for
- example, C1), data are written in the memory array 6 from serial I / O register 4. Therefore, while being able to shorten the write-in time to the memory array 6, it can carry out simultaneous [ of writing and read out of data ].
- [0020] supposing the serial output (read-out) of time to B: write in (programming to a memory cell from serial register) and C:data and the time of verification are equal the time of A:data input (input to a serial register) -- the Ming kana from drawing 2 -- like, since the total write-in time is set to two thirds, drawing speed increases 1.5 times
  - [0021] Random access will also become easy if it carries out to the length which writes in the length of serial I / O registers 2 and 4, and balances time, for example, 64B or 128B etc., when the write-in time B 10microS more short.
- [0022] <u>Drawing 3</u> shows the composition of another example of EEPROM of this invention. In this example, it has separately the serial input register 12 for writing data in the memory array 6, and the serial output register 22 for reading data from the memory array 6. Moreover, it has separately the serial input register 14 for writing data in the memory array 6, and the serial output register 24 for reading data from the memory array 6.
- [0023] <u>Drawing 4</u> shows the time sequence of the example of 1 operation of the example of <u>drawing 3</u>. Hereafter, operation of the example of <u>drawing 3</u> is explained with reference to <u>drawing 4</u>. First, from a host side, it is inputted into data at the serial input register 12 (for example, A1 of <u>drawing 4</u>), next it wri in a control register from a host side, a command is inputted, and, thereby, data are written in the memory array 6 from the serial input register 12 (for example, B1 of <u>drawing 4</u>). Next, from a host side, the read-
- out command for verification is set to a control register, and, thereby, the data written in this array 6 from the memory array 6 are transmitted to the serial output register 22. And a host side reads the data transmitted to the serial output register 22, and an error is checked as compared with the data which the host side holds and which should be written in (for example, C1 of drawing 4).
- [0024] If an error is detected here, again, a host side will input a write-in command into a control register and will write in the memory array 6 from the serial input register 12 (for example, B1' of <u>drawing 4</u>). With the conventional technology, when an error is detected Although the data which should be written in serial register must be again reinputted as shown in A2' of <u>drawing 7</u>, in the example of <u>drawing 3</u> Since data are held at the serial input register 12 even if an error is detected, it is not necessary to input data into the serial input register 12 again, and since the re-writing of data can be performed, time required for re-
- writing when a write-in error arises can be shortened immediately. The same is said of operation of the serial input register 14 and the serial output register 24.

- [0025] <u>Drawing 5</u> shows the composition of one example of the package verification circuit of EEPROM of this invention. This example is equipped with the OR gate 53 which considers the output of the n exclusive OR gates EX1 which measure each bit output of the 1st register 51 holding the data which shou be written in the memory array 6, the 2nd register 52 holding the data read from the memory array 6, and the 1st and 2nd registers 51 and 52 or EXn, and these n exclusive OR gates EX1 or EXn as an input. The serial input register 12 of <u>drawing 3</u> can constitute the 1st register 51, and it can constitute the 2nd register 52 by the serial output register 22 of <u>drawing 3</u>. For example, when the length of the 1st and 2nd register 51 and 52 is 128B, n is 128x8=1024 and the number of the exclusive OR gate is 1024.
- [0026] If all the bits of the 1st and 2nd registers 51 and 52 are in agreement, the output of the OR gate 53 negated (here output "0"), and it is shown that it is errorless. If one bit of the 1st and 2nd registers 51 and 52 is carrying out the inequality, the output of the OR gate 53 is asserted (here output "1"), is written in in an instant, and can discover an error. Thus, in the circuit of <u>drawing 5</u>, all the data held at the register can be verified collectively. Since it is not necessary to know whether in the case of EEPROM it wrote in in t bit of what and the error took place, it can move to re-writing immediately.
- 15 [0027] Although the NOR type flash memory in which the circuit which had an automatic write-in functi in the chip was carried is available now, the circuit of <u>drawing 5</u> is effective in realizing an automatic wri in function in serial input type (NAND type) EEPROM.
- [0028] <u>Drawing 6</u> is equipped with a serial input register and 2 sets of serial output registers like the example of <u>drawing 3</u>, and shows the time sequence of the example of 1 operation of EEPROM which built in a package verification circuit like <u>drawing 5</u>, or other automatic write-in circuits. In this case, drawing speed improves to double precision.
  - [0029] In addition, although the serial input register 12 of <u>drawing 3</u> shall constitute the 1st register 51 of <u>drawing 5</u> and the serial output register 22 of <u>drawing 3</u> shall constitute the 2nd register 52 of <u>drawing 5</u> from the above-mentioned explanation, the 1st register 51 may be constituted from serial I / O register 2 o <u>drawing 1</u>, and the 2nd register 52 may consist of verification dedicated registers.

### [0030]

25

40

5

- [Effect of the Invention] Since it becomes possible to input data into other serial registers while according to the EEPROM of a claim 1 writing data in the memory array from here after inputting data into a certain serial register since two or more serial registers for the writing of the data to a memory array were formed the write-in time to a memory array can be shortened.
  - [0031] Since two or more serial registers for performing the writing of data to a memory array and the bo sides of read-out were formed according to the EEPROM of a claim 2, while being able to shorten the write-in time to a memory array, it can carry out simultaneous [ of writing and read-out of data ].
- 35 [0032] Since the serial register for writing for writing data in a memory array and the serial register for read-out for reading data from a memory array were formed separately according to the EEPROM of a claim 3, time required for re-writing when a write-in error arises can be shortened.
  - [0033] Since the write-in error of one of bits is detected from the data which a package verification circui should write in the memory array currently held at the 1st register, and the data read from the memory array currently held at the 2nd register according to the EEPROM of a claim 4 and a write-in error can be
  - discovered in an instant, re-writing can be performed immediately.
    [0034] Since according to the EEPROM of a claim 5 two or more serial registers for writing in the data to memory array were formed, it opted for the assignment of a write-in field to the memory array corresponding to each serial register and write-in processing to two or more fields of a memory array can
- be performed in parallel, write-in time can be shortened.

### **CLAIMS**

### [Claim(s)]

- 5 [Claim 1] EEPROM characterized by having two or more serial registers for writing in the data to a memory array.
  - [Claim 2] EEPROM characterized by having two or more serial registers for performing the writing of da to a memory array, and the both sides of read-out.
- [Claim 3] EEPROM characterized by having separately a serial register for writing for writing data in a memory array, and a serial register for read-out for reading data from the aforementioned memory array. [Claim 4] EEPROM characterized by having the package verification circuit which detects the write-in error of one of bits from the output of the 1st register holding the data which should be written in a memo array, the 2nd register holding the data read from the aforementioned memory array, and the above 1st an the 2nd register.
- 15 [Claim 5] EEPROM characterized by having two or more serial registers for writing in the data to a memory array, and opting for the assignment of a write-in field to the aforementioned memory array corresponding to each serial register.

### 20

### DESCRIPTION OF DRAWINGS


[Brief Description of the Drawings]

- [Drawing 1] It is the block diagram showing the composition of one example of EEPROM of this invention.
  - [Drawing 2] It is drawing showing the time sequence of the example of 1 operation of the example of drawing 1.
  - [Drawing 3] It is the block diagram showing the composition of another example of EEPROM of this invention.
- 30 [Drawing 4] It is drawing showing the time sequence of the example of 1 operation of the example of drawing 2.
  - [Drawing 5] It is the block diagram showing one example of the package verification circuit of EEPROM of this invention.
- [Drawing 6] It is drawing showing the time sequence of the example of 1 operation at the time of having serial input register and a serial output register separately like the example of drawing 3, and using the example of drawing 5.
  - [Drawing 7] It is drawing showing the time sequence of the example of the conventional EEPROM of operation.


[Description of Notations]

- 40 2 Four Serial register
  - 6 Memory Array
  - 12 14 Serial input register
  - 22 24 Serial output register
  - 51 1st Register
- 45 52 2nd Register


# 5 DRAWINGS




10 [Drawing 2]
(はじめの
データ書込み
A1 B1 C1 A3 B3 C3 A5 B5 C5 A2 B2 C2 A4 B4 C4 A6 B6 C6 A:データスカ
書込み
C: ペリファイ




C:ベリファイ (ラリアルよカ)










A:データスカ

D:自動書込みまたは

書込み・一括ベリファイ

D': 弃書込み



10 [Translation done.]

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-36578

(43)公開日 平成6年(1994)2月10日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
G 1 1 C 16/06				
G 0 6 F 12/04	5 1 0	9366-5B		
		6741-5L	G 1 1 C 17/00	309 A


審査請求 未請求 請求項の数5(全 6 頁)

(21)出願番号	特顯平4-209800	(71)出願人 000002185
		ソニー株式会社
(22)出願日	平成 4年(1992) 7月14日	東京都品川区北品川 6 丁目 7 番35号
		(72)発明者 大谷 信吾
		東京都品川区北品川 6 丁目 7 番35号 ソニ
		一株式会社内
		(74)代理人 弁理士 稲本 義雄

### (54)【発明の名称】 EEPROM

### (57)【要約】

【目的】 メモリアレイへの書き込み時間を短縮する。 【構成】 メモリアレイ6に対するデータの書き込みお よび読み出しの双方を行うための2つのシリアル入出力 レジスタ2および4を備える。



1

### 【特許請求の範囲】

【請求項1】 メモリアレイに対するデータの書き込みを行うためのシリアルレジスタを複数個備えることを特徴とするEEPROM。

【請求項2】 メモリアレイに対するデータの書き込み および読み出しの双方を行うためのシリアルレジスタを 複数個備えることを特徴とするEEPROM。

【請求項3】 メモリアレイにデータの書き込みを行う ための書き込み用シリアルレジスタと、前記メモリアレ イからデータを読み出すための読み出し用シリアルレジ 10 スタとを別個に備えることを特徴とするEEPROM。

【請求項4】 メモリアレイに書き込むべきデータを保持する第1レジスタと、

前記メモリアレイから読み出されたデータを保持する第 2レジスタと、

前記第1および第2レジスタの出力から、いずれかのビットの書き込みエラーを検出する一括ベリファイ回路とを備えることを特徴とするEEPROM。

【請求項5】 メモリアレイに対するデータの書き込みを行うためのシリアルレジスタを複数個備え、各シリア 20 ルレジスタに対応した前記メモリアレイに対する書き込み領域の割り当てが決められていることを特徴とするE E P R O M 。

### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、シリアル入出力型EE PROM(Electrically E-rasab le and Programmable Read OnlyMemory)に関する。

### [0002]

【従来の技術】従来のシリアル入出力型EEPROMチップすなわちNAND型のチップは、メモリアレイに対するデータの書き込みおよび読み出しを行うための入出力兼用のシリアルレジスタ(すなわちシフトレジスタ)を1つ備えており、例えば、シリアルレジスタの長さが512バイト、メモリアレイの行数が1024、チップ容量が4Mビット(512kB)である。このようなチップの場合、1バイトのデータをシリアル入力するのに100nSのオーダーの時間を必要とし、512バイトのデータをシリアルレジスタに入力するのに約50μS 40必要とする。

【0003】また、EEPROMの書き込み時間は、NOR型では、一般に $10\mu$ Sのオーダーであり、上述したNAND型の従来例では、約 $40\mu$ S必要である。書き込みに続くベリファイのための読み出しは、NOR型では、 $6\mu$ S程度であるが、上述したNAND型の従来例では、 $10\mu$ S必要とする。従って、従来のシリアル入出力型EEPROMでは、データの書き込みおよびベリファイ読み出しに約 $50\mu$ かかることになる。

### [0004]

2

【発明が解決しようとする課題】図7は、従来のシリアル入出力型EEPROMの動作のタイムシーケンスを示す。上述のように、シリアルレジスタを1つしか備えていないため、ホスト側で、データをシリアルレジスタに入力している間は、EEPROM内では、データの書き込みおよびベリファイ動作は行われない。従って、図7に示されているように、ホスト側は、約50μSの時間を要してシリアルレジスタにデータを入力した後、ほぼ同時間、書き込みおよびベリファイ読み出しのために待たなければならず、メモリアレイへの書き込みに長時間を必要とする。

【0005】また、書き込みのベリファイを行うための データ読み出しを行った後、エラーが発見されると、再 び、シリアルレジスタにデータを入力し直さなければな らず、データ入力、アレイへの書き込みおよびベリファ イからなる書き込みサイクル分さらに時間を要するとい う問題があった。

【0006】本発明は、このような状況に鑑みてなされたものであり、メモリアレイへの書き込み時間を短縮できるEEPROMを提供することを目的とする。

### [0007]

【課題を解決するための手段】請求項1に記載のEEP ROMは、メモリアレイに対するデータの書き込みを行うためのシリアルレジスタ (例えば、図1の実施例のシリアルレジスタ2および4)を複数個備えることを特徴とする。

【0008】請求項2に記載のEEPROMは、メモリアレイに対するデータの書き込みおよび読み出しの双方を行うためのシリアルレジスタを複数個(例えば、図1の実施例のシリアルレジスタ2および4)備えることを特徴とする。

【0009】請求項3に記載のEEPROMは、メモリアレイにデータの書き込みを行うための書き込み用シリアルレジスタ(例えば、図3の実施例のシリアル入力レジスタ12)と、メモリアレイからデータを読み出すための読み出し用シリアルレジスタ(例えば、実施例のシリアル出力レジスタ22)とを別個に備えることを特徴とする。

【0010】請求項4に記載のEEPROMは、メモリアレイに書き込むべきデータを保持する第1レジスタ (例えば、図5の実施例の第1入出力レジスタ51)と、メモリアレイから読み出されたデータを保持する第2レジスタ (例えば、図5の実施例の第2レジスタ52)と、第1および第2レジスタの出力から、いずれかのビットの書き込みエラーを検出する一括ベリファイ回路 (例えば、図5の実施例の排他的ORゲートEX1乃至EXnおよびORゲート53)とを備えることを特徴とする。

【0011】請求項5に記載のEEPROMは、メモリ 50 アレイに対するデータの書き込みを行うためのシリアル

3

レジスタを複数個 (例えば、図1の実施例のシリアルレ ジスタ2および4)備え、各シリアルレジスタに対応し たメモリアレイに対する書き込み領域の割り当てが決め られていることを特徴とする。

### [0012]

【作用】請求項1の構成のEEPROMにおいては、複 数個のシリアルレジスタのうち第1のシリアルレジスタ にデータが入力された後、第1のシリアルレジスタから メモリアレイにデータの書き込みを行っている間に、複 数個のシリアルレジスタのうち第2のシリアルレジスタ 10 データが書き込まれる。 にデータを入力することが可能になる。従って、メモリ アレイへの書き込み時間を短縮できる。

【0013】請求項2の構成のEEPROMにおいて は、複数個のシリアルレジスタのうち第1のシリアルレ ジスタにデータが入力された後、第1のシリアルレジス タからメモリアレイにデータの書き込みを行っている間 に、複数個のシリアルレジスタのうち第2のシリアルレ ジスタにデータを入力され、その後、例えばベリファイ のために第1シリアルレジスタにメモリアレイからデー タを読み出している間に、第2シリアルレジスタからメ 20 モリアレイにデータを書き込むことができる。従って、 メモリアレイへの書き込み時間を短縮できるとともに、 データの書き込みと読み出しとを同時することができ る。

【0014】請求項3の構成のEEPROMにおいて は、書き込み用シリアルレジスタにデータに入力され、 ここからメモリアレイにデータが書き込まれた後、例え ばベリファイのためにメモリアレイから読み出し用シリ アルレジスタにデータが読み出されエラーが検出されて も、書き込み用シリアルレジスタにはデータが保持され 30 ているので、書き込み用シリアルレジスタに再びデータ を入力する必要なく、即座に、データの再書き込みを行 えるから、書き込みエラーが生じたときの再書き込みに 必要な時間を短縮できる。

【0015】請求項4の構成のEEPROMにおいて は、第1レジスタが、メモリアレイに書き込むべきデー タを保持し、第2レジスタが、メモリアレイから読み出 されたデータを保持し、一括ベリファイ回路が、第1お よび第2レジスタの出力から、いずれかのビットの書き 込みエラーを検出する。従って、書き込みエラーを瞬時 40 に発見できるから、即座に再書き込みを行うことができ る。

【0016】請求項5の構成のEEPROMにおいて は、複数個のシリアルレジスタに入力されたデータは、 それぞれ、メモリアレイの割り当てられた領域に書き込 まれる。従って、メモリアレイの複数領域への書き込み 処理を並行して行うことができるので、書き込み時間を 短縮することができる。

### [0017]

4

構成を示す。この実施例では、2個のシリアル入出力レ ジスタ2および4が設けられている。これらのシリアル 入出力レジスタ2および4は、それぞれ、多数のメモリ セルがマトリクス状に配列されてなるメモリアレイ6に 対するデータの書き込みおよび読み出しの双方を行うた めのものである。ホストは、シリアル入出力レジスタ2 にその長さ分のデータを入力し終わると、EEPROM の制御レジスタに書き込みコマンドを入力する。これに より、シリアル入出力レジスタ2からメモリアレイ6に

【0018】各シリアル入出力レジスタ2および4に対 応したメモリアレイ6に対する書き込み領域の割り当て が決められている。すなわち、シリアル入出力レジスタ 2に入力されたデータは、メモリアレイ6の奇数行に書 き込まれ、シリアル入出力レジスタ4に入力されたデー タは、メモリアレイ6の偶数行に書き込まれるように、 メモリアレイ6の書き込み領域の割り当てが決められて いる。

【0019】図2は、図1の実施例の一動作例のタイム シーケンスを示す。以下、図2を参照して図1の実施例 の動作を説明する。シリアル入出力レジスタ2にデータ が入力された(例えば、A1)後、シリアル入出力レジ スタ2からメモリアレイ6にデータの書き込みを行って いる (例えば、B1)間に、シリアル入出力レジスタ4 にデータを入力され(例えば、A2)、その後、ベリフ ァイのためにシリアル入出力レジスタ2にメモリアレイ 6からデータが読み出されている(例えば、C1)間 に、シリアル入出力レジスタ4からメモリアレイ6にデ ータが書き込まれる。従って、メモリアレイ6への書き 込み時間を短縮できるとともに、データの書き込みと読 み出しとを同時することができる。

【0020】例えば、A:データ入力(シリアルレジス タへの入力)の時間、B:書き込み(シリアルレジスタ からメモリセルへのプログラミング) の時間、C:デー タのシリアル出力 (読み出し) およびベリファイの時間 が等しいとすると、図2から明かなように、総書き込み 時間が2/3になるので、書き込み速度が1.5倍にな る。

【0021】書き込み時間Bがより短く例えば10µS の場合には、シリアル入出力レジスタ2および4の長さ を書き込み時間に見合う長さ、例えば64日または12 8 B等にすれば、ランダムなアクセスも容易になる。

【0022】図3は、本発明のEEPROMの別の実施 例の構成を示す。この実施例では、メモリアレイ6にデ ータの書き込みを行うためのシリアル入力レジスタ12 と、メモリアレイ6からデータを読み出すためのシリア ル出力レジスタ22とを別個に備えている。また、メモ リアレイ6にデータの書き込みを行うためのシリアル入 カレジスタ14と、メモリアレイ6からデータを読み出 【実施例】図1は、本発明のEEPROMの一実施例の 50 すためのシリアル出力レジスタ24とを別個に備えてい



る。

【0023】図4は、図3の実施例の一動作例のタイム シーケンスを示す。以下、図4を参照して図3の実施例 の動作を説明する。まず、ホスト側から、シリアル入力 レジスタ12にデータに入力され(例えば、図4のA 1)、次に、ホスト側から制御レジスタに書き込みコマ ンドが入力され、これにより、シリアル入力レジスタ1 2からメモリアレイ6にデータが書き込まれる(例え ば、図4のB1)。次に、ホスト側から、ベリファイの ための読み出しコマンドが制御レジスタにセットされ、 これにより、メモリアレイ6から、該アレイ6に書き込 まれたデータがシリアル出力レジスタ22に転送され る。そして、ホスト側が、シリアル出力レジスタ22に 転送されたデータを読み出して、ホスト側が保持してい る書き込むべきデータと比較して、エラーをチェックす る (例えば、図4のC1)。

【0024】ホスト側は、ここでエラーを検出すると、 再度、書き込みコマンドを制御レジスタに入力して、シ リアル入力レジスタ12からメモリアレイ6に書き込み を行う(例えば、図4のB1')。従来技術では、エラ 20 ーが検出された場合には、図7のA2'に示されている ように、再び、シリアルレジスタに書き込むべきデータ を入力し直さなければならないが、図3の実施例では、 エラーが検出されても、シリアル入力レジスタ12にデ ータが保持されているので、シリアル入力レジスタ12 に再びデータを入力する必要なく、即座に、データの再 書き込みを行えるから、書き込みエラーが生じたときの 再書き込みに必要な時間を短縮できる。シリアル入力レ ジスタ14およびシリアル出力レジスタ24の動作も同 様である。

【0025】図5は、本発明のEEPROMの一括ベリ ファイ回路の一実施例の構成を示す。この実施例は、メ モリアレイ6に書き込むべきデータを保持する第1レジ スタ51と、メモリアレイ6から読み出されたデータを 保持する第2レジスタ52と、第1および第2レジスタ 51および52の各ビツト出力を比較するn個の排他的 ORゲートEX1乃至EXnと、これらn個の排他的O RゲートEX1乃至EXnの出力を入力とするORゲー ト53とを備えている。第1レジスタ51は、例えば、 図3のシリアル入力レジスタ12により構成でき、第2 40 レジスタ52は、例えば、図3のシリアル出力レジスタ 22により構成できる。例えば、第1および第2レジス タ51および52の長さが128Bのときには、nは、 128×8=1024であり、排他的ORゲートの個数 は、1024である。

【0026】第1および第2レジスタ51および52の すべてのビットが一致していれば、ORゲート53の出 力は、ネゲート(ここでは、出力「〇」)され、エラー がないことが示される。第1および第2レジスタ51お

ゲート53の出力は、アサート(ここでは、出力 「1」)され、瞬時に書き込みエラーを発見できる。こ のように、図5の回路では、レジスタに保持されたすべ てのデータを一括してベリファイできる。EEPROM の場合は、どこのビットで書き込みエラーが起こったの かを知る必要がないので、即座に再書き込みに移ること ができる。

【0027】現在、チップ内に自動書き込み機能を持っ た回路を搭載したNOR型フラッシュメモリが入手可能 10 であるが、図5の回路は、シリアル入力型(NAND 型)EEPROMにおいて自動書き込み機能を実現する のに有効である。

【0028】図6は、図3の実施例のようにシリアル入 カレジスタおよびシリアル出カレジスタを2組備え、図 5のような一括ベリファイ回路または他の自動書き込み 回路を内蔵したEEPROMの一動作例のタイムシーケ ンスを示す。この場合、書き込み速度が2倍に向上す る。

【0029】なお、上記説明では、図5の第1レジスタ 51を、図3のシリアル入力レジスタ12により構成 し、図5の第2レジスタ52を、図3のシリアル出力レ ジスタ22により構成するものとしたが、第1レジスタ 51を、図1のシリアル入出力レジスタ2で構成し、第 2レジスタ52をベリファイ専用レジスタで構成しても よい。

### [0030]

【発明の効果】請求項1のEEPROMによれば、メモ リアレイへのデータの書き込みのためのシリアルレジス タを複数個設けたので、あるシリアルレジスタにデータ を入力した後ここからメモリアレイにデータの書き込み を行っている間に、他のシリアルレジスタにデータを入 力することが可能になるから、メモリアレイへの書き込 み時間を短縮できる。

「【0031】請求項2のEEPROMによれば、メモリ アレイに対するデータの書き込みおよび読み出しの双方 を行うためのシリアルレジスタを複数個設けたので、メ モリアレイへの書き込み時間を短縮できるとともに、デ ータの書き込みと読み出しとを同時することができる。 【0032】請求項3のEEPROMによれば、メモリ アレイにデータの書き込みを行うための書き込み用シリ アルレジスタと、メモリアレイからデータを読み出すた めの読み出し用シリアルレジスタとを別個に設けたの で、書き込みエラーが生じたときの再書き込みに必要な 時間を短縮できる。

【0033】請求項4のEEPROMによれば、一括べ リファイ回路が、第1レジスタに保持されているメモリ アレイに書き込むべきデータと、第2レジスタに保持さ れているメモリアレイから読み出されたデータから、い ずれかのビットの書き込みエラーを検出するので、書き よび52のいずれかのビットが不一致していれば、OR 50 込みエラーを瞬時に発見できるから、即座に再書き込み

を行うことができる。

【0034】請求項5のEEPROMによれば、メモリ アレイに対するデータの書き込みを行うためのシリアル レジスタを複数個設け、各シリアルレジスタに対応した メモリアレイに対する書き込み領域の割り当てを決めた ので、メモリアレイの複数領域への書き込み処理を並行 して行うことができるから、書き込み時間を短縮するこ とができる。

7

### 【図面の簡単な説明】

【図1】本発明のEEPROMの一実施例の構成を示す 10 2,4 シリアルレジスタ ブロック図である。

【図2】図1の実施例の一動作例のタイムシーケンスを 示す図である。

【図3】本発明のEEPROMの別の実施例の構成を示 すブロック図である。

【図4】図2の実施例の一動作例のタイムシーケンスを 示す図である。

【図5】本発明のEEPROMの一括ベリファイ回路の 一実施例を示すブロック図である。

【図6】図3の実施例のようにシリアル入力レジスタと シリアル出力レジスタとを別個に備え、図5の実施例を 使用した場合の一動作例のタイムシーケンスを示す図で

【図7】従来のEEPROMの動作例のタイムシーケン スを示す図である。

### 【符号の説明】

6 メモリアレイ

12,14 シリアル入力レジスタ

22,24 シリアル出力レジスタ


51 第1レジスタ

52 第2レジスタ


53 ORゲート

EX1, EXn 排他的ORゲート


【図1】





【図4】




【図2】







【図6】



A:データスカ

D:自動書込みまたは

書込み・一括ベリファイ

D': 奔書込み

【図7】

